Vers Une Approche Unifiee Pour La Validation Et Le Test De Circuits Integres Specifies En Vhdl
Download Vers Une Approche Unifiee Pour La Validation Et Le Test De Circuits Integres Specifies En Vhdl PDF/ePub or read online books in Mobi eBooks. Click Download or Read Online button to get Vers Une Approche Unifiee Pour La Validation Et Le Test De Circuits Integres Specifies En Vhdl book now. This website allows unlimited access to, at the time of writing, more than 1.5 million titles, including hundreds of thousands of titles in various foreign languages.
Vers une approche unifiée pour la validation et le test de circuits intégrés spécifiés en VHDL
CETTE THESE A POUR OBJECTIF D'ELABORER UNE APPROCHE UNIFIEE POUR LA VALIDATION ET LE TEST DE CIRCUITS INTEGRES SPECIFIES AU NIVEAU FONCTIONNEL. DEUX MOTIVATIONS PRINCIPALES SONT A LA BASE DE CE TRAVAIL. D'UN COTE, LA COMPLEXITE CROISSANTE DES CIRCUITS D'ECHELLE TRES LARGE D'INTEGRATION (VLSI) REND LA GENERATION DES TESTS EN SE BASANT SUR DES MODELES DE FAUTES DE BAS NIVEAU (PAR EXEMPLE, LE NIVEAU LOGIQUE) TRES COUTEUSE. D'UN AUTRE COTE, LES PROGRES IMPORTANTS ACCOMPLIS DANS LE DOMAINE DE LA CONCEPTION ASSISTEE PAR ORDINATEUR (CAO) PERMETTENT ACTUELLEMENT DE SPECIFIER LES CIRCUITS AU NIVEAU FONCTIONNEL EN UTILISANT DES LANGAGES DEDIES TRES EVOLUES (PAR EXEMPLE, VHDL). L'APPROCHE PROPOSEE SE DEMARQUE DES METHODES DE GENERATION TRADITIONNELLES PUISQU'ELLE CONSIDERE QUE LES FAUTES ADAPTEES AU NIVEAU FONCTIONNEL SONT DES FAUTES LOGICIELLES. AINSI, CETTE THESE DEMONTRE QUE LE TEST PAR MUTATION, JUSQU'A PRESENT APPLIQUE UNIQUEMENT AU LOGICIEL, EST EGALEMENT EFFICACE AU NIVEAU MATERIEL. AU NIVEAU FONCTIONNEL, LE TEST PAR MUTATION CONSTITUE UNE METHODE DE VALIDATION EFFICACE ET SYSTEMATIQUE POUR DETECTER LES FAUTES DE CONCEPTION. IL GARANTIT UN ENSEMBLE DE CRITERES STANDARDS (PAR EXEMPLE, LA NORME IEEE-1008) TELS QUE LA COUVERTURE D'INSTRUCTIONS, DE BRANCHES, DE PREDICATS ET DE VALEURS EXTREMES. AU NIVEAU LOGIQUE, IL A ETE MONTRE QUE LE TEST PAR MUTATION (AVEC UNE BONNE ADAPTATION AU MATERIEL) EST EGALEMENT EFFICACE POUR DETECTER LES FAUTES MATERIEL. SUR UN ENSEMBLE DE CIRCUITS REPRESENTATIFS (COMBINATOIRES ET SEQUENTIELS), UNE COUVERTURE SUPERIEURE A 99% (EN MOYENNE) A ETE ASSURE SUR LES FAUTES LOGIQUES DE COLLAGE. AINSI, LE TEST PAR MUTATION PEUT ETRE A LA BASE D'UNE SOLUTION UNIQUE POUR TESTER LES CIRCUITS ELECTRONIQUES TOUT AU LONG DE LA CYCLE DE CONCEPTION.
UN ENVIRONNEMENT INTEGRE POUR LA VERIFICATION FORMELLE ET L'ANALYSE DES SYSTEMES DECRITS EN VHDL
DANS LE DOMAINE DE LA CONCEPTION DES SYSTEMES MATERIELS, LA VALIDATION A TOUTES LES ETAPES DU PROCESSUS DE CONCEPTION REVET UNE IMPORTANCE DE PLUS EN PLUS GRANDE, COMPTE TENU DE LA COMPLEXITE CROISSANTE DES CIRCUITS ET SYSTEMES. NOUS PROPOSONS DANS CETTE THESE, UNE METHODOLOGIE ET UN ENSEMBLE D'OUTILS AUTOMATIQUES POUR LA VERIFICATION DE SYSTEMES DECRITS EN LANGAGE VHDL. NOTRE APPROCHE REPOSE SUR UN MODELE FORMEL DE LA SEMANTIQUE DE VHDL. NOUS REDUISONS L'ANALYSE DU SYSTEME A SES ETATS OBSERVABLES, APPELES ETATS STABLES, ET DEFINISSONS LA SEMANTIQUE D'UN SOUS-ENSEMBLE DE VHDL EN TERMES DE RESEAUX DE PETRI INTERPRETES ET TEMPORISES (RPIT). UN PREMIER OUTIL APPELE VPN TRADUIT DES PROGRAMMES VHDL DANS CE MODELE FORMEL (RPIT). LE RESEAU DE PETRI OBTENU EST UN FORMALISME INTERMEDIAIRE PERMETTANT DE CONSTRUIRE UN SYSTEME DE TRANSITIONS CARACTERISANT LE COMPORTEMENT DU PROGRAMME VHDL. CE SYSTEME DE TRANSITIONS SERT DE SUPPORT A LA VERIFICATION SYMBOLIQUE DE PROPRIETES TEMPORELLES EXPRIMEES EN CTL D'UNE PART ET A MONTRER L'EQUIVALENCE COMPORTEMENTALE DE DEUX DESCRIPTIONS VHDL DIFFERENTES D'UN MEME SYSTEME D'AUTRE PART. UN ALGORITHME ADAPTE A LA CONSTRUCTION DE L'ENSEMBLE DES ETATS STABLES, BASE SUR LE CYCLE DE SIMULATION DE VHDL, EST PROPOSE, IMPLANTE ET COMPARE AVEC L'ALGORITHME CLASSIQUE DE TRAVERSEE SYMBOLIQUE DE L'ESPACE DES ETATS. UNE STRATEGIE DE REORDONNANCEMENT DYNAMIQUE CONTROLE PAR L'APPLICATION POUR LIMITER L'OCCUPATION EN MEMOIRE DES BDD EST PROPOSE. SON EFFICACITE EST DEMONTREE SUR UN ENSEMBLE DE PROBLEMES-TEST CONCRETS. DEUX OUTILS EXPLOITANT LE SYSTEME DE TRANSITIONS OBTENU SONT ENSUITE ETUDIES: L'OUTIL VMC, QUI PERMET DE FAIRE DE LA VERIFICATION SYMBOLIQUE DE MODELE SUR LES SYSTEMES DECRITS EN VHDL ; L'OUTIL PSM, QUI PERMET DE VERIFIER L'EQUIVALENCE COMPORTEMENTALE DE DEUX MACHINES A ETATS DECRITES EN VHDL. CERTAINS RESULTATS DE VERIFICATION SYMBOLIQUE, PRENANT EN COMPTE LA SEMANTIQUE VHDL, SUR DES EXEMPLES NON-TRIVIAUX (JUSQU'A 1600 LIGNES VHDL), SONT LES PREMIERS A ETRE PUBLIES. ENFIN, NOUS PROPOSONS UNE APPROCHE ORIGINALE DE RECONNAISSANCE DES ELEMENTS MEMORISANTS A PARTIR DES DESCRIPTIONS VHDL EN VUE DE LA SYNTHESE COMPORTEMENTALE. CONTRAIREMENT AUX OUTILS EXISTANTS, AUSSI BIEN ACADEMIQUES QUE COMMERCIAUX, NOUS N'IMPOSONS AUCUNE CONTRAINTE PARTICULIERE SUR LES STYLES DES DESCRIPTIONS. L'ENSEMBLE DES TRAVAUX DE CONCEPTION ET DE DEVELOPPEMENT DES OUTILS PRESENTES A DONNE LIEU A 8 ARTICLES, DONT 7 DEJA PARUS DANS DES ACTES DE CONFERENCES INTERNATIONALES
SYNTHESE DE MODELES VHDL DE HAUTE QUALITE DE CIRCUITS COMPLEXES POUR LA SIMULATION
LES CAPACITES D'INTEGRATION SUR UNE PUCE ELECTRONIQUE CROISSANT RAPIDEMENT, ON Y INTEGRE DES ARCHITECTURES DE PLUS EN PLUS COMPLEXES, ET MEME DES SYSTEMES COMPLETS (SYSTEMES SUR PUCE). CES SYSTEMES SONT COMPOSES DE BLOCS SOUVENT PRE-EXISTANTS. DE MANIERE A POUVOIR REUTILISER CEUX-CI, DES MODELES DE HAUT NIVEAU DESTINES A LA SIMULATION POUR LA VALIDATION DES SYSTEMES DOIVENT ETRE DISPONIBLES. CES MODELES NE REFLETANT PAS NECESSAIREMENT L'IMPLANTATION PHYSIQUE DES COMPOSANTS CORRESPONDANTS, ILS SONT QUALIFIES DE VIRTUELS. L'OBJET DE LA THESE EST DE PROPOSER UNE METHODOLOGIE FACILITANT LA MODELISATION DE COMPOSANTS ELECTRONIQUES NUMERIQUES REELS ET HAUTEMENT COMPLEXES (MICROPROCESSEURS, DSP, MICROCONTROLEURS) DANS UNE PERSPECTIVE DE REUTILISATION POUR LA CONCEPTION D'AUTRES CIRCUITS, ET DANS UN CONTEXTE DE PROTECTION DE LA PROPRIETE INTELLECTUELLE. L'ENSEMBLE DES INFORMATIONS NECESSAIRES AU DEVELOPPEMENT D'UN MODELE VIRTUEL DE COMPOSANT REEL PROVENANT DE SOURCES DE HAUT NIVEAU (FICHE DE DESCRIPTION OU DATASHEET DONNANT UNE VUE EXTERNE DU CIRCUIT) ET DE BAS NIVEAU (RESEAU DE PORTES LOGIQUES OU NETLIST DEVOILANT LA STRUCTURE PHYSIQUE DU COMPOSANT), NOUS PRECONISONS UNE DEMARCHE MIXTE, C'EST-A-DIRE UNE APPROCHE DESCENDANTE (DE LA DATASHEET VERS LE MODELE VIRTUEL) ALLIEE A UNE APPROCHE ASCENDANTE (DE LA NETLIST VERS LE MODELE VIRTUEL). LES CRITERES DE QUALITE PRIS EN COMPTE POUR UN TEL MODELE SONT : D'UNE PART, UNE GRANDE VITESSE DE SIMULATION ; D'AUTRE PART, UNE PRECISION SUFFISANTE PAR RAPPORT AU NIVEAU DE COMPATIBILITE REQUIS ENTRE LE MODELE ET LE CIRCUIT REEL ; MAIS EGALEMENT UNE CONFIDENTIALITE ASSUREE. NOTRE METHODOLOGIE A ETE APPLIQUEE A LA MODELISATION DE L'ADSP-21020, DSP D'ANALOG DEVICES.