Architecture De Systeme Graphique A Balayage De Trame Pour La Synthese D Images En Vue De L Application Dans Le Domaine De La C A O

Architecture de système graphique à balayage de trame pour la synthèse d'images en vue de l'application dans le domaine de la C.A.O.

Architecture de système graphique à balayage de trame pour la synthèse d'imagés en vue de l'application dans le domaine de la C.A.O

ANALYSE ET SYNTHESE D'ARCHITECTURES EN TRAITEMENT DU SIGNAL ET D'IMAGES

LA COMPLEXITE TOUJOURS CROISSANTE DES ALGORITHMES DE TRAITEMENT DU SIGNAL ET D'IMAGES OBLIGE LE CONCEPTEUR DE SYSTEMES NUMERIQUES A CONSIDERER UNE NOUVELLE METHODE DE TRAVAIL, SURTOUT DEPUIS L'UTILISATION DU PARALLELISME POUR REPONDRE AUX CONTRAINTES DE TEMPS REEL. LA MATERIALISATION AUTOMATIQUE D'UN COMPOSANT OU D'UN SYSTEME EST SUPPORTEE PAR DEUX FAMILLES D'OUTILS DE CAO EN ARCHITECTURE: L'AIDE A LA CONCEPTION ET LA SYNTHESE. NOUS ETUDIONS ICI DEUX VOIES COMPLEMENTAIRES QUI ADOPTENT UNE APPROCHE METHODOLOGIQUE DE LA CONCEPTION DES ARCHITECTURES PARALLELES ET QUI REPONDENT AUX PROBLEMES CONTRADICTOIRES DE TEMPS DE CALCUL IMPOSE ET DE MINIMISATION DE COUT. NOUS DEFINISSONS UNE METHODE D'ANALYSE DES SYSTEMES MULTIPROCESSEURS (MIMD A MEMOIRE DISTRIBUEE) PERMETTANT DE PREVOIR L'EFFICACITE ET LE TEMPS DE CALCUL DE L'IMPLEMENTATION D'UN ALGORITHME PARALLELISE PAR PARTAGE DE DONNEES. CETTE METHODOLOGIE EST BASEE SUR UNE MODELISATION FINE DE L'ARCHITECTURE (PROCESSEUR, RESEAU) ET DU COMPORTEMENT DE L'ALGORITHME. CES MODELES TIENNENT COMPTE DES PERFORMANCES DES UNITES FONCTIONNELLES DU PROCESSEUR ELEMENTAIRE ET PERMETTENT D'OBTENIR DES ERREURS DE PREVISIONS TRES FAIBLES. NOUS ETUDIONS EGALEMENT LE CAS DE LA SYNTHESE D'ARCHITECTURES DEDIEES AU TRAITEMENT DU SIGNAL SOUS CONTRAINTES DE TEMPS REEL. LES TRAITEMENTS A REALISER SONT DECRITS A L'AIDE D'UN LANGAGE DE HAUT NIVEAU ET SONT IMPLEMENTES A PARTIR D'UNE BIBLIOTHEQUE FORMELLE D'OPERATEURS. LA SYNTHESE ABOUTIT A LA GENERATION D'UNE ARCHITECTURE A CONTROLE PIPELINE QUI SUIT UN MODELE DE CUR DE PROCESSEUR DE TRAITEMENT DU SIGNAL. CETTE ARCHITECTURE EST DECRITE POUR S'INTERFACER AVEC DES OUTILS DE SYNTHESE LOGIQUE EN VUE DE SON INTEGRATION DANS UN ASIC. ENFIN NOUS ETUDIONS LA CONCEPTION D'ARCHITECTURES HETEROGENES DEDIEES EN ASSOCIANT LA FLEXIBILITE DES SYSTEMES MULTIPROCESSEURS ET LA RAPIDITE DE CALCUL D'UN ASIC. LA DEFINITION DES DEUX METHODES DE CONCEPTION PRECEDENTES PERMET D'ABOUTIR A UNE MODELISATION DE CE TYPE DE MACHINE ET A UNE ETUDE PREVISIONNELLE DE SON COMPORTEMENT VIS-A-VIS D'UNE APPLICATION, AFIN D'OPTIMISER L'ADEQUATION ENTRE L'ALGORITHME ET L'ARCHITECTURE SOUS CONTRAINTES DE TEMPS REEL ET DE COUT MINIMUM