Transformations De Mod Les Et Interop Rabilit Dans La Conception De Syst Mes H T Rog Nes Sur Puce Base D Ip
Download Transformations De Mod Les Et Interop Rabilit Dans La Conception De Syst Mes H T Rog Nes Sur Puce Base D Ip PDF/ePub or read online books in Mobi eBooks. Click Download or Read Online button to get Transformations De Mod Les Et Interop Rabilit Dans La Conception De Syst Mes H T Rog Nes Sur Puce Base D Ip book now. This website allows unlimited access to, at the time of writing, more than 1.5 million titles, including hundreds of thousands of titles in various foreign languages.
Transformations de modèles et interopérabilité dans la conception de systèmes hétérogènes sur puce à base d'IP
Un système sur puce (SoC, pour« System on Chip ») est un circuit intégré qui comporte un ensemble de composants matériels (microprocesseurs, DSP, entrées/sorties ... ) connectés entre eux par des bus de communication et une couche logicielle (système d'exploitation temps réel et applicatif). La conception de tels systèmes repose de plus en plus sur la réutilisation de composants virtuels (IP, pour Intellectual property). Le concepteur utilise des IPs très souvent d'origines diverses ayant des modèles hétérogènes (différents niveaux d'abstraction : comportemental, RTL, etc.). Cette approche améliore le délai de mise sur le marché («time to market»), mais elle nécessite de la part du concepteur de nouvelles méthodes de conception. Gaspard propose une méthodologie basée sur l'Ingénierie Dirigée par les modèles (IDM) pour la conception des SoCs. Il vise l'utilisation de plusieurs plates-formes de simulation (Java, OpenMP, SystemC, VHDL, etc.) et différents niveaux d'abstraction (TLM, RTL, etc.). Les modèles des différentes plates-formes et niveaux d'abstraction sont générés dans Gaspard par transformations de modèles. L'hétérogénéité des plates-formes visées introduit un problème d'interopérabilité. Dans ce travail de thèse, nous proposons une démarche basée sur l'IDM pour répondre à ce besoin d'interopérabilité. Cette solution est élaborée en trois étapes. Dans un premier temps, nous introduisons la traçabilité dans les transformations de modèles; un modèle de trace est alors généré pendant les phases de transformations de modèles. Ce modèle de trace est ensuite utilisé en entrée d'une transformation pour générer un modèle de pont («bridge») d'interopérabilité. Enfin, la génération du code du pont d'interopérabilité est réalisée à partir du modèle de pont. Pour automatiser ce processus, nous avons défini un métamodèle de traçabilité et un métamodèle de pont d'interopérabilité. Les différentes opérations de transformations de modèles nécessaires ont également été décrites.
Méthodologie de conception système
Author: Khemaies Ghali
language: fr
Publisher: Presses Academiques Francophones
Release Date: 2014-10-20
Les travaux presentes dans cet ouvrage concernent l'exploration de l'espace de conception des architectures SOC pour des applications orientees telecommunication. L'evolution importante des semi-conducteurs a permis l'implementation de systemes complets sur une puce. Cette implementation a ete rendue possible par des methodologies de conception basees sur la reutilisation des composants existants (IP - Intellectual Property) qui, combinees ensemble, constituent le systeme. La differentiation des systemes est obtenue par l'ajout d'IP proprietaires rattachees au systeme. L'apport des technologies classiques basees sur le modele en Y (Y-chart) et les techniques de co-design se sont averees insuffisantes des lors que ces IPs initialement sous forme dure (hard IP) donc non modifiables ont etes proposees dans leur version parametrable (Soft IP), pour garantir un meilleur dimensionnement du systeme. En effet, la modularite des IPs soft par leurs parametrisations, creent un espace d'exploration qui s'avere extremement important et donc inexploitable par des techniques de conception ad hoc ou interactives.
Extraction de modèles pour la conception de systèmes sur puce
La conception des systèmes sur puce s’appuie souvent sur SystemC/C++ qui permet des descriptions architecturales et comportementales à différents niveaux d’abstraction. D’autres approches se tournent vers l’automatisation de l’assemblage de plates-formes dites virtuelles (format IP-Xact). L’utilisation des techniques de l’ingénierie des modèles est une voie plus récente avec des profils UML tels que MARTE. Dans cette thèse, nous étudions les possibilités de modélisation de ces différentes approches et les passerelles disponibles entre elles. Motivés par la disponibilité de modèles SystemC et opar les facilités offertes par MARTE, nous traitons de l’export des modèles SystemC. Au-delà de la simple conversion entre formats, nous décrivons la mise en œuvre d’une passerelle entre l’implémentation SystemC d’un design et sa version modèle dans le format IP-Xact. La représentation IP-Xact peut ensuite être de nouveau transformée en modèles MARTE par des outils déjà existants. Nous présentons les travaux connexes avant d’exposer notre vision et sa réalisation au travers de l’outil SCiPX (SystemC to IP-Xact). Dans un second temps, nous présentons plus en détail les possibilités permises par le profil UML-MARTE, son modèle de temps et le langage de spécifications de contraintes temporelles CCSL. Nous abordons les problèmes liés à la modélisation de protocoles à différents niveaux d’abstraction et plus spécialement ceux posés par le raffinement entre les niveaux TLM et RTL. Cette étude met en évidence des insuffisances de CCSL concernant la spécification des priorités. Nous proposons un enrichissement de CCSL pour lui permettre de manipuler ce concept de priorité.